3チャネル高速CCD/CIS ADC - マルチ・デバイス動作

WM8224は、アナログ・フロントエンド/デジタイザICで、CCDセンサーまたは密着型イメージ・センサー(CIS)からのアナログ出力信号を、最大ピクセル・サンプル・レート60 MSPSで処理、デジタル化します。このデバイスには3つのアナログ信号処理チャネルがあり、各チャネルはリセット・レベル・クランプ、相関2重サンプリング、プログラム可能なゲインおよびオフセット調節機能を備えます。これらの各チャネルからの出力は、単一の高速16ビット・アナログ・デジタル・コンバータへと時分割多重化されます。デジタル・データは、データ・ポートからさまざまな出力フォーマットで柔軟に出力できます。内部基準レベルの生成用に、4ビットの内部DACを備えています。このDACは、CDSにおけるCIS信号の参照、またはクランプにおけるCCD信号のクランプに使用できます。外部基準レベルも使用できます。ADC基準は内部で生成され、デバイスの性能を最大限引き出します。出力データのDCオフセットを調節する、プログラム可能な自動ブラックレベル・キャリブレーション機能を備えます。デイジーチェーン機能により、複数のデバイスが同一の制御インターフェースと出力データ・バスを用いて同時に動作できます。

テクノロジー

画像A/Dコンバータ

特長

  • 12ビットまたは16ビットADC、変換レート40 MSPS
  • 8ビットまたは10ビットADC、変換レート60 MSPS
  • 低電力 - 360 mW(代表値)
  • 3.3 Vの単一電源動作
  • 3チャネル動作
  • マルチ・デバイス使用のためのデイジー・チェーン機能
  • 相関2重サンプリング
  • プログラマブル・ゲイン(9ビット分解能)
  • プログラム可能なオフセット調節(8ビット分解能)
  • 柔軟なクランプ・タイミング
  • プログラム可能なクランプ電圧
  • 内部生成の電圧リファレンス
  • 自動黒レベル・キャリブレーション
  • 32リードQFNパッケージ
  • シリアル制御インターフェース

パラメトリック仕様

分解能(ビット) 10;
16
速度(MSPS) 40
入力PGA(ビット) 9
出力フォーマット CMOS: 10(10ビット)、8+8(16ビット)
消費電力(mW) 360
パッケージ 32 QFN

技術文書

WM8224製品データシート

2013 年 9 月 1 日、v4.2 :838 Kb

WM8224-6109-FL32-M-REV1 回路図とレイアウト

2008 年 11 月 1 日、v1.0 :1200 Kb

設計リソース

電圧フォロワを使用するWAN_0224 WM8224 DCドリフト

2009 年 10 月 1 日、WAN0224 rev 1.0 :128 Kb

クロック停止時のWAN_0203 WM8224供給電流ランプ

2008 年 11 月 1 日、WAN0203 rev 1.0 :27 Kb

ソフトウェアとツール

WM8224 設定

Rev 1.0 :1346 Kb

WISCE設定

v3.8.1.2 :40.3 Mb

詳細

包括的なソリューション